- Страна
- Канада
Откликайтесь
на вакансии с ИИ

IP Design Verification - PEY
Исключительная возможность для студентов поработать в одной из самых инновационных компаний в сфере ИИ-железа. Длительный контракт обеспечивает глубокое погружение в индустрию и отличные карьерные перспективы.
Сложность вакансии
Несмотря на статус стажера, роль требует глубоких знаний SystemVerilog и архитектуры процессоров. Длительность стажировки (12-16 месяцев) и работа с передовыми ИИ-технологиями подразумевают высокую кривую обучения.
Анализ зарплаты
Для позиции стажера (PEY) в Торонто или Остине предлагаемая компенсация обычно выше среднего по рынку стажировок из-за узкой специализации в полупроводниках. Указанный диапазон отражает типичные годовые ставки для студентов старших курсов инженерных специальностей в топовых технологических компаниях.
Сопроводительное письмо
I am writing to express my strong interest in the IP Design Verification Intern position at Tenstorrent. As a senior student with a deep passion for computer architecture and high-performance computing, I have closely followed Tenstorrent’s innovations in RISC-V and AI acceleration. My academic background in Electrical Engineering, combined with hands-on experience in Verilog and SystemVerilog, has prepared me to contribute effectively to your verification flows.
During my studies, I have developed a solid understanding of RTL design and functional verification. I am particularly excited about the opportunity to work on chip inter-connection IP and learn industry-proven DV lifecycles from your world-class engineering team. I am eager to apply my analytical skills to uncover bugs and support the development of scalable verification infrastructure for your next-generation hardware.
Составьте идеальное письмо к вакансии с ИИ-агентом

Откликнитесь в tenstorrentuniversity уже сейчас
Присоединяйтесь к команде Tenstorrent и внесите свой вклад в создание ИИ-процессоров нового поколения в рамках годовой стажировки!
Описание вакансии
Tenstorrent is leading the industry on cutting-edge AI technology, revolutionizing performance expectations, ease of use, and cost efficiency. With AI redefining the computing paradigm, solutions must evolve to unify innovations in software models, compilers, platforms, networking, and semiconductors. Our diverse team of technologists have developed a high performance RISC-V CPU from scratch, and share a passion for AI and a deep desire to build the best AI platform possible. We value collaboration, curiosity, and a commitment to solving hard problems. We are growing our team and looking for contributors of all seniorities.
This Design Verification Intern role puts you at the heart of building the next generation of compute, not just watching from the sidelines. You’ll help push high‑speed digital and mixed‑signal blocks to their limits, write and run simulations that uncover real bugs, and see your work show up in decisions that ship real hardware. You’ll collaborate closely with experienced engineers, learn modern DV flows end‑to‑end, and leave with the kind of hands‑on impact most internships only talk about.
Please note this is a 12-16 month internship.
This role ishybrid based out of Toronto, Canada, Santa Clara, California or Austin, Texas office.
Who You Are
- Senior-year undergrad or grad student in EE, CE, CS, or a related field.
- Comfortable with Verilog, SystemVerilog, or scripting languages.
- Familiar with computer architecture and interested in how chips really work.
- Analytical, curious, and ready to dive into the details of performance and functionality.
What We Need
- Develop tests for functional and performance verification of chip inter-connection IP.
- Write and debug RTL, testbenches, and simulation environments.
- Support coverage, checkers, and verification infrastructure across subsystems.
- Help build tooling and workflows that scale across pre-silicon to post-silicon.
What You Will Learn
- Industry-proven verification flows including simulation, emulation, and coverage.
- The full DV lifecycle: test planning, debug, execution, and closure.
- Collaboration with design, architecture, and performance teams in a real-world chip project.
- How AI is playing a significant role in the development of code, tools and flows.
Tenstorrent offers a highly competitive compensation package and benefits, and we are an equal opportunity employer.
This offer of employment is contingent upon the applicant being eligible to access U.S. export-controlled technology. Due to U.S. export laws, including those codified in the U.S. Export Administration Regulations (EAR), the Company is required to ensure compliance with these laws when transferring technology to nationals of certain countries (such as EAR Country Groups D:1, E1, and E2). These requirements apply to persons located in the U.S. and all countries outside the U.S. As the position offered will have direct and/or indirect access to information, systems, or technologies subject to these laws, the offer may be contingent upon your citizenship/permanent residency status or ability to obtain prior license approval from the U.S. Commerce Department or applicable federal agency. If employment is not possible due to U.S. export laws, any offer of employment will be rescinded.
Создайте идеальное резюме с помощью ИИ-агента

Навыки
- Python
- Bash
- Computer Architecture
- Verilog
- SystemVerilog
- RTL
- RISC-V
- Hardware Verification
Возможные вопросы на собеседовании
Проверка базовых знаний языка описания аппаратуры, необходимого для работы.
В чем разница между блокирующим (=) и неблокирующим (<=) присваиванием в SystemVerilog, и когда следует использовать каждое из них?
Оценка понимания методологии верификации, упомянутой в описании.
Можете ли вы объяснить концепцию функционального покрытия (functional coverage) и почему она важна для закрытия цикла верификации?
Проверка навыков отладки, которые являются ключевыми для этой роли.
Опишите ваш процесс отладки, когда тест не проходит в симуляции. Какие инструменты или методы вы используете для поиска ошибки в RTL?
Связь с продуктом компании (ИИ-чипы).
Как, по вашему мнению, архитектура межсоединений (inter-connect) влияет на общую производительность ИИ-ускорителя?
Оценка навыков автоматизации.
Расскажите о скрипте, который вы написали (на Python или Bash) для автоматизации рутинной задачи в ваших учебных проектах.
Похожие вакансии
Разработчик встроенных баз данных (Embedded DB) / C / RUST / ZIG
Human Machine Interface (HMI) Software Engineering Intern - Fall 2026
Firmware Intern
Hardware Reliability Intern [Summer 2026]
RF Systems Intern - Masters
Software Engineering Intern – Flight Software
1000+ офферов получено
Устали искать работу? Мы найдём её за вас
Quick Offer улучшит ваше резюме, подберёт лучшие вакансии и откликнется за вас. Результат — в 3 раза больше приглашений на собеседования и никакой рутины!
- Страна
- Канада