- Страна
- Сингапур
Откликайтесь
на вакансии с ИИ

Analog Mixed-Signal Layout Intern
Отличная возможность для старта карьеры в публичной технологической компании (NASDAQ: ALAB), работающей на острие технологий ИИ. Стажировка предлагает работу с передовыми техпроцессами и реальный опыт подготовки чипов к производству (tape-out).
Сложность вакансии
Позиция стажера предполагает наличие базовых знаний в электротехнике и владение инструментами проектирования (EDA), что делает порог входа умеренным для студентов профильных вузов. Основная сложность заключается в необходимости быстро освоить специфику FinFET и высокоскоростных интерфейсов.
Анализ зарплаты
Зарплата для стажеров в сфере полупроводников в Сингапуре обычно фиксирована и соответствует рыночным стандартам для крупных международных компаний. Указанный диапазон отражает типичные стипендии для студентов инженерных специальностей в этом регионе.
Сопроводительное письмо
I am writing to express my strong interest in the Analog Mixed-Signal Layout Intern position at Astera Labs in Singapore. As a student pursuing my degree in Electrical Engineering with a focus on IC design, I have developed a solid foundation in analog concepts and familiarity with EDA tools like Cadence Virtuoso. I am particularly drawn to Astera Labs because of your pioneering work in rack-scale AI infrastructure and high-speed connectivity solutions.
During my academic projects, I have practiced layout techniques such as matching and symmetry, and I am eager to apply these skills to real-world high-performance IP blocks. The opportunity to work on advanced technology nodes and learn from your experienced engineering team is exactly the challenge I am looking for to bridge the gap between theory and industry practice. I am confident that my analytical mindset and eagerness to learn will allow me to contribute effectively to your SerDes team.
Составьте идеальное письмо к вакансии с ИИ-агентом

Откликнитесь в asteralabs уже сейчас
Присоединяйтесь к лидерам в области ИИ-инфраструктуры и начните свою карьеру в проектировании микросхем уже сегодня!
Описание вакансии
Astera Labs (NASDAQ: ALAB) provides rack-scale AI infrastructure through purpose-built connectivity solutions. By collaborating with hyperscalers and ecosystem partners, Astera Labs enables organizations to unlock the full potential of modern AI. Astera Labs’ Intelligent Connectivity Platform integrates CXL®, Ethernet, NVLink, PCIe®, and UALink™ semiconductor-based technologies with the company’s COSMOS software suite to unify diverse components into cohesive, flexible systems that deliver end-to-end scale-up, and scale-out connectivity. The company’s custom connectivity solutions business complements its standards-based portfolio, enabling customers to deploy tailored architectures to meet their unique infrastructure requirements. Discover more at www.asteralabs.com.
Role Overview
We are seeking a motivated Analog Mixed-Signal Layout Intern to assist in the design and layout of high-performance analog and mixed-signal IP blocks. You will work closely with experienced layout and circuit design engineers to translate schematic designs into silicon, gaining hands-on experience with advanced technology nodes and CAD tools.
Key Responsibilities
· Assist in layout design of analog and mixed-signal circuits such as: Current mirrors, differential pairs, op-amps, bandgaps, comparators…
· Perform layout-vs-schematic (LVS), design-rule checks (DRC), and parasitic extraction (PEX) to ensure design quality and manufacturability
· Support floor planning, placement, routing, and matching for analog blocks following layout best practices (symmetry, shielding, guard rings, etc.)
· Work with circuit designers to optimize layout for performance, area, and reliability (minimize mismatch, noise coupling, IR drop).
· Document layout work and contribute to layout review checklists and verification reports.
Qualifications
· Currently pursuing a Bachelor’s or Master’s degree in Electrical Engineering, Computer Engineering, or a related field.
· Basic understanding of analog/mixed-signal IC design concepts.
· Familiarity with EDA tools such as Cadence Virtuoso, Synopsys, or Mentor Graphics.
· Basic understanding of matching techniques, layout symmetry, and common centroid structures. Strong analytical and problem-solving skills.
· Eagerness to learn advanced layout methodologies for high-speed and low-noise analog design.
What You’ll Gain
· Exposure to industry-standard AMS design flows and tools.
· Opportunity to study high speed layout techniques.
· Mentorship from experienced Circuit and AM layout engineers.
· Hands-on experience with real design projects leading to tape-out.
Preferred Skills (Nice to Have)
· Experience with version control systems (e.g., Git, Perforce).
· Knowledge of CMOS, FINFET devices structure.
· Familiarity with analog layout techniques and parasitic extraction.
We know that creativity and innovation happen more often when teams include diverse ideas, backgrounds, and experiences, and we actively encourage everyone with relevant experience to apply, including people of color, LGBTQ+ and non-binary people, veterans, parents, and individuals with disabilities.
Создайте идеальное резюме с помощью ИИ-агента

Навыки
- Cadence Virtuoso
- Synopsys
- Mentor Graphics
- LVS
- DRC
- Parasitic Extraction
- Analog Layout Design
- CMOS
- FinFET
- Git
- Perforce
Возможные вопросы на собеседовании
Проверка базовых знаний топологии, критически важных для аналоговых схем.
Можете ли вы объяснить концепцию 'common centroid' и в каких случаях она применяется при проектировании топологии?
Оценка понимания физических ограничений и паразитных эффектов в микросхемах.
Что такое паразитная емкость и как она влияет на производительность высокоскоростных аналоговых блоков?
Проверка владения стандартным циклом верификации (Physical Verification).
В чем разница между проверками DRC и LVS, и как вы будете действовать, если обнаружите несоответствие в LVS?
Оценка знаний современной полупроводниковой базы.
Какие основные отличия в проектировании топологии вы видите при переходе от стандартного CMOS к технологии FinFET?
Проверка навыков командной работы и коммуникации с разработчиками схем.
Как вы будете взаимодействовать с инженером-схемотехником, если предложенная им схема физически не помещается в заданный floorplan?
Похожие вакансии
Hardware Engineer Intern 2026/27
Mechanical Engineering Intern
Intern, Battery Cell Controls Engineer, Summer 2026
Power Electronics Engineer - Intern
Mechanical Engineer Intern
Intern, Hardware Operatons
1000+ офферов получено
Устали искать работу? Мы найдём её за вас
Quick Offer улучшит ваше резюме, подберёт лучшие вакансии и откликнется за вас. Результат — в 3 раза больше приглашений на собеседования и никакой рутины!
- Страна
- Сингапур